– Hittills har man trott att när FPGA:erna är fulla, så är de fulla. Vill man ha ny funktionalitet har man fått bygga om hela hårdvaran till höga kostnader, berättar Oscar Gustafsson, universitetslektor, Avdelningen datorteknik, Linköpings universitet.
Triggad av läraren
Men Carl Ingemarsson, doktorand på avdelningen, bilden till höger, hade andra idéer. För flera år sedan blev han som student utmanad av sin lärare att snabba upp beräkningarna i en FPGA. Kunde de få den att arbeta snabbare än i 450 MHz så skulle de slippa en sista uppgift.
– Det var vad som behövdes för att motivera mig att tänka efter hur logiken egentligen såg ut inne i kretsen, berättar han.
Han lyckades, slapp ifrån en uppgift, och sådde samtidigt ett frö till sitt doktorandarbete. Resultatet är att dagens FPGA:er kan fås att arbeta fem gånger så snabbt eller ta hand om fem gånger fler beräkningar. I alla fall FPGA:er i de två olika familjer han undersökt, men det finns inget som tyder på att det inte skulle gälla för de övriga.
– Det kan spara stora pengar för beräkningstunga applikationer i industrin och ger möjligheter att lägga till ny funktionalitet utan att behöva byta ut hårdvaran, säger Oscar Gustafsson.
Fem gånger högre kapacitet
Det Carl Ingemarsson har gjort är att se till att signalen tar en smartare väg genom de olika byggbitarna inne i kretsen.– I vanliga fall väljer man en algoritm för det man vill beräkna och bygger sedan en struktur, en arkitektur, med de block man behöver. Därefter förs detta över till FPGA:n. Men vi har även tittat på hur logiken ser ut, vart signalerna tar vägen och vad som händer med dem inne i kretsen. Sedan har vi anpassat arkitekturen och mappningen till kretsen efter det.
Med en smart förändring av signalvägarna får kretsen fem gånger högre kapacitet per utnyttjat hårdvarublock.
– En optimering av kretsen som borde kunna automatiseras, säger Carl Ingemarsson.
Metoden var dock för enkel, eller genial, för de vetenskapliga granskarna:
– På en högre nivå ser det ut som vi inte har gjort någonting, det är fortfarande samma standardkomponenter, ändå ökar vi beräkningskapaciteten fem gånger. Därför har det också varit svårt att få artikeln publicerad vetenskapligt, förklarar Oscar Gustafsson.
Så smart att den plagierades
Dock var lösningen så pass smart att den hann plagieras innan IEEE beslutade om publicering. På en IEEE-konferens dök lösningen plötsligt upp med kopierade figurer, delar av texten utbytt och helt andra upphovsmän. Men allt underlag i form av originalfiler och originalfigurer fanns på LiU, plagiatet uppdagades och den plagierande forskaren stängdes av. Men skadan var skedd och publiceringen av originalartikeln fördröjdes i minst ett år.Under tiden har Carl Ingemarsson, i väntan på att kunna göra klart sin doktorsavhandling, börjat arbeta på Ericsson. Den akademiska karriären lockar inte lika starkt längre.
– Jag och min fru har planer på att starta ett mikrobryggeri, så när avhandlingen äntligen blir klar ska jag bjuda på egenbryggt öl, lovar han.
Artikeln: Efficient FPGA Mapping of Pipeline SDF FFT Cores, Carl Ingemarsson, Petter Källström, Fahad Qureshi och Oscar Gustafsson, IEEE Transactions on Very Large Scale Integration Systems 2017, DOI 10.1109/TVLSI.2017.2710479 eller http://ieeexplore.ieee.org/document/7959623/
